1.关于PCB走线特征阻抗说法错误的是：
当介电常数变大时特征阻抗变小；
当走线变宽时，特征阻抗变大；
特征阻抗主要由走线的几何结构（线宽、介质厚度、介电常数）决定，与走线长度无关。长度仅影响信号传输延迟和损耗，不会改变特征阻抗。
2.趋肤深度于频率的关系是（）
频率越高，趋肤深度越小，两者满足平方根反比关系。
3.构成反馈通路的元器件：可以是无源器件（如电阻、电容、电感等），也可以是有源器件（如晶体管、集成运放等）。
4.在高速数字电路设计中，下面描述正确的是（A）
A.传输线通常有阻抗要求，一般通过仿真分析确定。
B.用宽带为200M的数字示波器测试200M的数字信号不会失真。(示波器带宽≥3~5 倍信号有效带宽)
C.串联匹配电阻的位置可以任意放置(串联匹配电阻（源端匹配）的作用是抑制信号源端的反射，应靠近驱动端放置)
D.PCB板上的布线一定越粗越好
5.变压器原副边线圈匝数比为K，原边电压u1与副边电压u2满足如下哪种关系？
u1/u2=K;
5.将运放用在电流监测时，哪个指标会导致监测电流出现偏置误差
输入失调电压（Vos）
6.测试38.4M 1.8V方波时钟，下列示波器带宽和采样率设置中，可以选用哪种？
保留 5 次谐波 可基本还原方波形状，5 次谐波频率：5f = 5*38.4 = 192 MHz
带宽选择：示波器带宽应至少为信号最高谐波频率的1.5倍，1.5*192MHz=288 MHz;
示波器采样率选择：奈奎斯特采样定理，采样率应至少为信号最高频率的2倍，但实际中，为避免混叠并还原信号细节，通常要求采样率为最高频率的 5~10 倍，2×384=768MS/s，
5×384=1.92 GS/s；
7.对于JTAG接口电路中TRST信号，一般条件下应该如何处理
1K电阻上拉
8.A序列长度为9，B序列长度为20，则A与B卷积后的序列长度为（）
两个序列卷积后的长度计算公式为：L = LA+LB-1，答案为28；
10.有关保持时间tH描述正确的是（C）
A. 是指从时钟有效沿到输出数据稳定的时间
B. 指数据在时钟有效沿到来前必须稳定的时间
C. 指数据在时钟有效沿到来之后仍须稳定的时间
D. 指同一时钟到达不同触发器的延时差
解析：选项 A：从时钟有效沿到输出数据稳定的时间 ，这描述的不是保持时间tH，而是时钟到输出（Clock - to - Output，tco）延迟，所以A 错误。选项 B：数据在时钟有效沿到来前必须稳定的时间是建立时间tS），并非保持时间，所以 B 错误。选项 C：保持时间tH的定义就是数据在时钟有效沿到来之后必须保持稳定的时间 ，C 正确。选项 D：同一时钟到达不同触发器的延时差指的是时钟偏斜（Clock Skew） ，和保持时间概念不同，所以 D 错误。
11.关于逻辑电平的排序，哪一项正确（C）
A.Vih > Voh > Vt > Vol > Vil
B. \(V_{ih} > V_{oh} > V_{t} > V_{il} > V_{ol}\)
C. \(V_{oh} > V_{ih} > V_{t} > V_{il} > V_{ol}\)
D. \(V_{oh} > V_{ih} > V_{t} > V_{ol} > V_{il}\)
解析：\(V_{oh}\)（Output High Voltage）：输出高电平，是逻辑门输出为高电平时的电压值，通常是电路能输出的较高电压 。
\(V_{ih}\)（Input High Voltage）：输入高电平，是保证逻辑门输入为高电平时所需要的最小输入电压 ，它要小于输出高电平，因为输出要能驱动输入 。
\(V_{t}\) ：一般是指阈值电压（Threshold Voltage） ，是逻辑门判断输入高低电平的临界值。
\(V_{il}\)（Input Low Voltage）：输入低电平，是保证逻辑门输入为低电平时所允许的最大输入电压 。
\(V_{ol}\)（Output Low Voltage）：输出低电平，是逻辑门输出为低电平时的电压值，是电路能输出的较低电压 。
按照从高到低的顺序为 \(V_{oh} > V_{ih} > V_{t} > V_{il} > V_{ol}\) ，所以选 C。
12.在高速信号设计中，PCB 过孔的背钻主要作用是（B）
A. 减少信号串扰
B. 减少信号反射
C. 减少信号损耗
14.EMC 设计中抑制磁场耦合的方法错误的是（D）
A. 良好接地
B. 磁性材料屏蔽
C. 减小环路面积
D. 环形走线
解析：A 选项：良好接地可以为干扰信号提供低阻抗通路，能有效抑制磁场耦合，该方法正确。
B 选项：磁性材料屏蔽能够阻挡或吸收磁场，从而减少磁场耦合，是常用的抑制磁场耦合的手段 ，该方法正确。
C 选项：根据法拉第电磁感应定律，减小环路面积可以降低感应电动势，进而减小磁场耦合，该方法正确。
D 选项：环形走线会形成较大的环路面积，容易增加磁场耦合，而不是抑制磁场耦合，该方法错误。
15.RC电路的时间常数τ=：
τ=RC
17.有一个驱动器，空载时的输出电压为1V，当驱动器接50Ω电阻器时，测得电压为0.8V，那么驱动器的输出源内阻是多大？
电路中的电流I=0.8V/50=0.016A；r=0.2V / 0.016A=12.5Ω
18.下面哪个时钟参数没有处理好会直接影响Serdes眼图宽度？
A. 抖动
B. Skew
C. 时钟周期
D. 频率准确度
解析：A. 抖动（Jitter）：指信号在某特定时刻相对于其理想时间位置的短期偏离 。在 Serdes（Serializer/Deserializer，串行器 / 解串器）系统中，时钟抖动会使采样时刻发生偏移，导致数据采样错误。严重的抖动会使眼图的张开度减小，眼图宽度变窄，直接影响信号完整性和误码率，所以该选项正确。
B. Skew（时钟偏斜）：主要是指同一时钟信号到达不同路径或不同触发器的时间差异。它对时序有影响，但不是直接影响 Serdes 眼图宽度的关键因素 。
C. 时钟周期：决定了信号的传输速率，一般影响数据的传输速率和带宽等性能，并非直接影响眼图宽度 。
D. 频率准确度：反映时钟频率与标称频率的接近程度，主要影响系统的同步和数据传输的准确性等，不是直接决定眼图宽度的因素 。
19.假设51单片机的晶振频率为12MHz，一个双周期指令的指令周期是多长时间？
51单片机的一个 机器周期 由 12 个时钟周期 组成，
时钟周期T=1/12MHz=0.0833μs；
机器周期：T=12*1/12MHz=1μs；双周期指令需要 2 个机器周期完成，答案是2μs.
20.某交流电路中，负载阻抗\(Z = 3 + j4\)，电压有效值\(U = 120V\)，则负载消耗的平均功率为（B）A. 2304W B. 1728W C. 2880W D. 1440W
以下哪个拓扑的输出电压与输入电压极性相反？（BC）
A. BOOST
B. BUCK - BOOST
C. CUK
D. BUCK 电路电感的铁损与电感电流的直流分量无关
解析：A. BOOST 拓扑： 是升压型 DC - DC 变换器，其输出电压高于输入电压，但输出电压与输入电压极性相同，所以 A 选项不符合要求。
B. BUCK - BOOST 拓扑： 是一种既可以实现降压又可以实现升压功能的 DC - DC 变换器，其输出电压与输入电压极性相反，通过电感、开关管、二极管和电容等元件的配合工作，实现电压的升降压变换和极性反转 ，B 选项符合要求。
C. CUK 拓扑：是一种升降压型 DC - DC 变换器，其输出电压与输入电压极性相反，它利用电容作为储能元件，在开关管的导通和关断过程中，实现能量的传递和电压极性的反转 ，C 选项符合要求
24.关于超线程技术说法正确的是（）
在一个CPU内核上能同时运行多个线程
26.在电路分析中，基尔霍夫电压定律（KVL）和基尔霍夫电流定律（KCL）是两个基本定律，以下关于这两个定律的描述正确的是：（A）
A. 基尔霍夫电流定律指出，在任何节点处，所有流入和流出的电流的代数和等于零
B. 对含电感器的电路，在应用基尔霍夫电压定律时，由于感应电动势是由自感产生，故无需考虑电感器的感应电动势
C. 基尔霍夫电流定律指出，在任何闭合回路中，所有电压的代数和等于零
D. 基尔霍夫电压定律指出，在任何节点处，所有流入和流出的电流的代数和等于零
